me_edu
Электроника: фундаментальный курс (2–3 года)Шаг 261 из 265 · 0% пройдено
36. Фазовая автоподстройка частоты (ФАПЧ / PLL)
54. Программирование МК: тулчейн, прошивка, отладка, ОСРВ
Процессорные архитектуры: конвейер, RISC-V, ИИ-ускорители · Процессорные архитектуры: конвейер, RISC-V, ИИ-ускорители

Аппаратные ускорители ИИ: NPU и TPU

1CPU6GPU30NPU/TPU
Условная энергоэффективность на матричных операциях ИИ: специализация выигрывает у универсальности

Нейросети — это в основе своей огромное число умножений и сложений над матрицами. Универсальное процессорное ядро делает их неэффективно. Поэтому появились специализированные ускорители: NPU (нейропроцессор) в смартфонах и TPU (тензорный процессор) в дата-центрах.

Их секрет — массив из тысяч простых умножителей-сумматоров, работающих параллельно (систолический массив), и поддержка вычислений пониженной точности (8-битные целые вместо 32-битных чисел с плавающей точкой). Для ИИ такая точность достаточна, а энергии и площади тратится в разы меньше. В результате NPU выполняет распознавание лиц, шумоподавление и работу языковых моделей на устройстве с КПД, недостижимым для обычного CPU. Это пример общей тенденции: рост производительности всё чаще достигается не универсальностью, а специализацией.

Назад

Обсуждение

Войдите, чтобы участвовать в обсуждении.

Пока нет сообщений.