me_edu
Электроника: фундаментальный курс (2–3 года)Шаг 262 из 265 · 0% пройдено
36. Фазовая автоподстройка частоты (ФАПЧ / PLL)
54. Программирование МК: тулчейн, прошивка, отладка, ОСРВ
Процессорные архитектуры: конвейер, RISC-V, ИИ-ускорители · Процессорные архитектуры: конвейер, RISC-V, ИИ-ускорители

Практика: архитектуры

Закрепите тему: решите задания и проверьте себя. Можно перерешивать сколько угодно раз.

1

Что даёт конвейер в процессоре?

2

Чем RISC-V принципиально отличается от x86 и ARM?

3

Почему NPU/TPU эффективнее CPU для нейросетей?

Назад

Обсуждение

Войдите, чтобы участвовать в обсуждении.

Пока нет сообщений.