me_edu
Электроника: фундаментальный курс (2–3 года)Шаг 260 из 265 · 0% пройдено
36. Фазовая автоподстройка частоты (ФАПЧ / PLL)
54. Программирование МК: тулчейн, прошивка, отладка, ОСРВ
Процессорные архитектуры: конвейер, RISC-V, ИИ-ускорители · Процессорные архитектуры: конвейер, RISC-V, ИИ-ускорители

CISC, RISC и открытая архитектура RISC-V

КомандаДекодРегистрыАЛУПамять /запись
Простой RISC-конвейер: однотипные короткие команды легко разложить по стадиям

Исторически сложились два подхода к набору команд. CISC (сложный набор, классический пример — x86) имеет много мощных команд переменной длины, удобных для компиляторов прошлого, но сложных в исполнении. RISC (сокращённый набор, например ARM) делает ставку на простые однотипные команды одинаковой длины — их легче конвейеризировать и они энергоэффективнее, что и сделало RISC основой мобильной техники.

RISC-V — это открытая, свободная архитектура набора команд. В отличие от x86 и ARM, за неё не нужно платить лицензию: любой может проектировать на её основе процессоры. Это уже породило волну отечественных и нишевых разработок — от микроконтроллеров до серверных ядер и ИИ-ускорителей. Открытость снижает порог входа и риски зависимости от одного вендора.

Назад

Обсуждение

Войдите, чтобы участвовать в обсуждении.

Пока нет сообщений.