Комбинационные схемы памяти не имеют. Чтобы устройство «помнило» бит, нужна обратная связь. Простейший элемент памяти — защёлка (latch). Её собирают из двух перекрёстно соединённых вентилей ИЛИ-НЕ или И-НЕ; такая ячейка хранит одно из двух устойчивых состояний.
RS-защёлка имеет входы Set (установить в 1) и Reset (сбросить в 0). Подача 1 на S устанавливает выход Q=1, подача 1 на R — сбрасывает Q=0. Когда оба входа 0, защёлка хранит прежнее значение. Комбинация S=1, R=1 запрещена — она ведёт к неопределённости.
Разница между защёлкой и триггером — в моменте срабатывания. Защёлка прозрачна: пока разрешающий сигнал активен, выход следует за входом по уровню. Триггер (flip-flop) переключается только в момент фронта тактового сигнала — по резкому переходу из 0 в 1 (или обратно).
Срабатывание по фронту делает работу схемы предсказуемой: все элементы меняют состояние строго одновременно — по тактам. Именно на тактируемых триггерах строят регистры, счётчики и всю синхронную логику.