me_edu
Электроника: фундаментальный курс (2–3 года)Шаг 200 из 265 · 0% пройдено
36. Фазовая автоподстройка частоты (ФАПЧ / PLL)
54. Программирование МК: тулчейн, прошивка, отладка, ОСРВ
Регистры, счётчики и делители частоты · Регистры, счётчики и делители частоты

Делители частоты

CLK_in÷2÷4Делитель частоты: каждый каскад уменьшает частоту вдвое
Делитель частоты: каждый каскад уменьшает частоту вдвое

Делитель частоты понижает частоту тактового сигнала в заданное число раз. Простейший делитель на 2 — это один T-триггер: его выход переключается вдвое реже входных фронтов.

Соединив T-триггеры в цепочку, получают деление на степени двойки: два триггера делят на 4, три — на 8, n триггеров — на 2ⁿ. По сути двоичный счётчик и есть набор делителей: каждый его разряд выдаёт частоту вдвое ниже предыдущего.

Чтобы делить на произвольное число (не только степень двойки), используют счётчик с дешифратором: он считает до нужного значения N и сбрасывается, формируя на выходе один импульс на каждые N входных. Так из кварцевого генератора получают точные секундные интервалы для часов.

На временной диаграмме видно: верхний сигнал — входной такт, нижний — выход делителя на 2 с вдвое меньшей частотой. Делители — основа формирования всех тактовых частот в системе.

Назад

Обсуждение

Войдите, чтобы участвовать в обсуждении.

Пока нет сообщений.