me_edu
Электроника: фундаментальный курс (2–3 года)Шаг 238 из 265 · 0% пройдено
36. Фазовая автоподстройка частоты (ФАПЧ / PLL)
54. Программирование МК: тулчейн, прошивка, отладка, ОСРВ
ПЛИС и языки описания аппаратуры (HDL) · ПЛИС и языки описания аппаратуры (HDL)

Ячейки, LUT и синтез

ABYANDТаблица истинностиA BY0 000 101 001 11Любой вентиль и сложная функция в ПЛИС реализуются через LUT — таблицу подстановки
Любой вентиль и сложная функция в ПЛИС реализуются через LUT — таблицу подстановки

Базовый «кирпичик» ПЛИС — логическая ячейка. В её сердце таблица истинности в памяти, LUT (look-up table, таблица подстановки). LUT на 4 входа — это маленькая память на 16 ячеек: по комбинации входов она просто возвращает заранее записанный бит. Так одна LUT реализует любую функцию от 4 переменных. Рядом с LUT стоит триггер (для хранения бита между тактами) и мультиплексор. Из тысяч таких ячеек собирается любая цифровая схема.

Кроме ячеек на кристалле есть готовые блоки: умножители (DSP-блоки) для быстрой арифметики, блоки памяти, ФАПЧ для тактовых частот, высокоскоростные приёмопередатчики.

Синтез — это работа компилятора для железа. Вы описываете поведение на языке описания аппаратуры (HDL): Verilog или VHDL. Синтезатор переводит описание в сеть из LUT и триггеров, затем размещает их по кристаллу и прокладывает связи. Важно помнить: HDL описывает не последовательность команд, а структуру и поведение схемы, работающей параллельно и по фронту тактового сигнала.

Назад

Обсуждение

Войдите, чтобы участвовать в обсуждении.

Пока нет сообщений.